CARRY PROPAGATION–LOOK-AHEAD CARRY GENERATOR

[menuju akhir]

CARRY PROPAGATION LOOK-AHEAD CARRY GENERATOR

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Percobaan

5. Download File

1.Tujuan [kembali]

Tujuan diadakannya pemaparan bahan presentasi melalui blog yakni sebagai berikut:

Mampu membuat aplikasi carry propagation
Memahami fungsi komponen pada carry propagation

2. Alat dan Bahan [kembali]

1. Gerbang AND (AND Gate)

Gerbang AND termasuk yang paling sederhana diantara lainnya, dimana gerbang ini membutuhkan dua input untuk menghasilkan satu output. Sistemnya terdiri dari 0 dan 0 akan menghasilkan 0, 1 dan 0 akan menghasilkan 0, 1 dan 1 akan menghasilkan 1.

2. Gerbang OR (OR Gate)

Selanjutnya terdapat Gerbang OR atau OR Gate, gerbang ini sebenarnya hanya berbeda sedikit dari AND. Karena ia memiliki konfigurasi input 0 dan 0 akan menghasilkan 0, 0 dan 1 akan menghasilkan 1, 1 dan 0 akan menghasilkan 1, lalu 1 dan 1 akan menghasilkan 1.

Gerbang ini biasa digunakan untuk melengkapi sebuah sistem digital, dimana ia berfungsi agar sistem digital memiliki opsi yang lebih luas terhadap sistem geraknya

3. Gerbang X-OR (X-OR Gate)

Ada juga versi Gerbang X-OR atau bisa disebut Exclusive OR, seperti namanya ia adalah versi pengembangan dari Gerbang OR. Konfigurasinya sendiri terdiri dari input 0 dan 0 menjadi 0, 0 dan 1 menjadi output 1, 1 dan 0 menjadi 1, lalu 1 dan 1 menjadi 0.

4. Logic Probe

Logic probe atau logic tester adalah alat yang biasa digunakan untuk menganalisa dan mengecek status logika (High atau Low) yang keluar dari rangkaian digital. Objek yang diukur oleh logic probe ini adalah tegangan oleh karena itu biasanya rangkaian logic probe harus menggunakan tegangan luar (bukan dari rangkaian logika yang ingin diukur) seperti baterai. Alat ini biasa digunakan pada IC TTL ataupun CMOS (Complementary metal-oxide semiconductor).

5. Logicstate

Alat yang digunakan untuk memasukkan input logika (Boolean 1 dan 2) masukan.

3. Dasar Teori [kembali]

Carry lookahead adder adalah rangkaian adder yang lebih cepat dalam melakukan penjumlahan biner dengan menggunakan konsep Carry Generate dan Carry Propagate. CLA disebut sebagai penerus ripple carry adder. Sirkuit CLA meminimalkan waktu tunda propagasi melalui implementasi sirkuit kompleks yang terjadi selama penambahan ini dirancang dengan mengubah rangkaian adder pembawa riak (ripple-carry adder) sedemikian rupa sehingga logika carry penambah diubah menjadi logika dua tingkat.

Dalam kasus penjumlah paralel, penambahan biner dari dua angka dimulai ketika semua bit dari augend dan tambahan harus tersedia pada saat yang sama untuk melakukan perhitungan. Dalam rangkaian penambah paralel, keluaran pembawa dari setiap tahap penambah penuh dihubungkan ke masukan pembawa dari tahap orde tinggi berikutnya, oleh karena itu disebut juga sebagai penambah tipe pembawa riak.

Dalam rangkaian penambah seperti itu, tidak mungkin untuk menghasilkan jumlah dan keluaran keluaran dari setiap tahap sampai pengangkutan masukan terjadi. Sehingga akan terjadi tunda waktu yang cukup besar pada proses penambahan , yang dikenal dengan , tunda propagasi carry. Dalam rangkaian kombinasional apa pun, sinyal harus merambat melalui gerbang sebelum jumlah keluaran yang benar tersedia di terminal keluaran.

Pertimbangkan gambar di atas, di mana jumlah S4 dihasilkan oleh penambah penuh yang sesuai segera setelah sinyal input diterapkan padanya. Tetapi input carry C4 tidak tersedia pada nilai kondisi tunak akhirnya sampai carry c3 tersedia pada nilai kondisi tunaknya. Demikian pula C3 tergantung pada C2 dan C2 pada C1. Oleh karena itu, carry harus merambat ke semua tahapan agar output S4 dan carry C5 menyelesaikan nilai kondisi tunak akhirnya.

Waktu propagasi sama dengan delay propagasi dari gerbang tipikal dikalikan dengan jumlah level gerbang di sirkuit. Misalnya, jika setiap tahap penambah penuh memiliki penundaan propagasi 20n detik, maka S4 akan mencapai nilai akhir yang benar setelah 80n (20 × 4) detik. Jika kita memperpanjang jumlah tahapan untuk menambahkan lebih banyak jumlah bit maka situasi ini menjadi jauh lebih buruk.

Jadi kecepatan jumlah bit yang ditambahkan dalam penambah paralel tergantung pada waktu propagasi carry. Namun, sinyal harus disebarkan melalui gerbang pada waktu yang cukup untuk menghasilkan keluaran yang benar atau diinginkan.

Pertimbangkan rangkaian adder penuh yang ditunjukkan di atas dengan tabel kebenaran yang sesuai. Jika kita mendefinisikan dua variabel sebagai carry generate Gi dan carry propagate Pi maka,

Jumlah keluaran dan keluaran carry dapat dinyatakan dalam bentuk carry generate Gi dan carry propagat Pi sebagai

di mana Gi menghasilkan carry ketika kedua Ai dan Bi adalah 1 terlepas dari input carry. Pi dikaitkan dengan propagasi carry dari Ci ke Ci + 1.

Fungsi carry output Boolean dari setiap tahap dalam 4 tahap carry look-ahead adder dapat dinyatakan sebagai:

Dari persamaan Boolean di atas kita dapat mengamati bahwa C4 tidak harus menunggu C3 dan C2 untuk menyebar (propagate) tetapi sebenarnya C4 disebarkan pada saat yang sama dengan C3 dan C2 . Karena ekspresi Boolean untuk setiap keluaran carry adalah jumlah produk sehingga ini dapat diimplementasikan dengan satu tingkat gerbang AND diikuti oleh gerbang OR.

Implementasi tiga fungsi Boolean untuk setiap output carry (C2 , C3 dan C4) untuk generator carry look-ahead carry ditunjukkan pada gambar di bawah.

Analisis Kompleksitas Waktu :

Kita bisa menganggap carry look-ahead adder terdiri dari dua bagian.

Bagian yang menghitung carry untuk setiap bit.
Bagian yang menambahkan bit input dan carry untuk setiap posisi bit.

Keuntungan dan Kerugian dari Carry Look-Ahead Adder :

Keuntungan :

Penundaan propagasi berkurang.
Memberikan logika penambahan tercepat.

Kekurangan :

Sirkuit penambah Carry Look-ahead menjadi rumit karena jumlah variabel meningkat.
Sirkuit ini lebih mahal karena melibatkan lebih banyak perangkat keras.

4. Percobaan [kembali]

A. Prosedur Percobaan