Tugas Pendahuluan 1
1.Kondisi [kembali]
Percobaan 1 Kondisi 5
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=don’t care, B3=don’t care, B4=0, B5=don’t care, B6=don’t care led diganti logicprobe.
2. Rangkaian Simulasi [kembali]
 |
| Rangkaian sebelum disimulasikan |
 |
| Rangkaian setelah disimulasikan |
3. Video Simulasi [kembali]
4. Prinsip Kerja [kembali]
Pada rangkaian ini terdapat gabungan antara 2 flip flop yaitu J-K flip flop dan D flip flop dengan inputan berupa switch SPDT yang terhubung pada power (1) dan ground (0), outputnya menggunakan logicprobe.
Rangkaian J-K flip flop
Pada rangkaian J-K flip flop terdapat switch SPDT dengan inputan B0=1, B1=1, B2=don’t care, B3=don’t care, B4=0. Pada kaki set, reset dan clock dapat dilihat menggunakan prinsip aktif rendah. Sehingga nilai ouput Q dan Q' nantinya akan lebih dulu dipengaruhi oleh set (B1) dan reset (B0) terlebih dahulu. Sesuai dengan kondisi yang dipilih yaitu kaki input set B1=1 dan reset B0=1 maka set reset tidak dalam kondisi aktif, sehingga inputan yang masuk pada J clock dan K adalah don't care, sehingga mengakibatkan J dan K tidak aktif, maka apapun yang dilakukan pada input J dan K tidak akan mempengaruhi output dari rangkaian tersebut.
Rangkaian D flip flop
Pada rangkaian D flip flop terdapat switch SPDT dengan inputan B5=don’t care yang terhubung ke kaki D, B6=don’t care yang terhubung ke clock sebagai pemicu triggernya. Input D merupakan input data yang digunakan untuk mengatur keadaan output dari flip flop. Jika input D berubah, maka keadaan output akan mengikuti nilai dari input D tersebut. Input clock (CLK) digunakan untuk mengatur kapan data pada input D akan dikomputasi dan disimpan dalam flip flop. Perubahan pada input D hanya akan memengaruhi output flip flop saat terjadi naik (rise) atau turun (fall) pada sinyal clock. Pada sinyal clock naik atau turun, data pada input D akan disimpan dan diperbarui dalam flip flop. Dalam rangkaian ini clock dengan prinsip aktif tinggi. Dengan demikian, inputan B5 (D)=1, dan B6(clock)=1 dengan ketentuan clock bekerja dengan prinsip aktif tinggi, maka keluarannya adalah Q=1 dan Q’=0.
Jadi, ketika B5 = 1 dan clock memberikan trigger kepada sistem, maka output dari Q = 1 dan Q’ = 0. Hal ini berlaku sebaliknya, ketika B5 = 0 dan clock memberikan trigger kepada sistem, maka output dari Q = 0 dan Q’ = 1. Hal ini sesuai dengan tabel kebenaran berikut:
5. Download File [kembali]
Komentar
Posting Komentar