Laporan Akhir 1

- Oktober 03, 2024

[menuju akhir]

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja

5. Video Percobaan

6. Analisa

7. Link Percobaan

1. Jurnal [kembali]

2. Alat dan Bahan [kembali]

a. Jumper

b.Panel DL 2203D

c.Panel DL 2203C

d.Panel DL 2203S

2. Bahan

a. IC 74Ls112(JK filp flop)

b. IC 7404 (D flip flop)

c. IC 7432

b. Power DC (Vcc)

Vcc berfungsi untuk memberikan tegangan kepada input, dimana disini dimasukkan kepada switch SPDT.

c. Switch (SW-SPDT)

SPDT adalah singkatan dari Single Pole Double Throw. Switch jenis ini dapat menghubungkan dan memutuskan satu sambungan arus listrik pada dua arah sambungan.

d. Logicprobe

Logic Probe adalah logic yang berfungsi sebagai keluaran/display.

3. Rangkaian Simulasi [kembali]

Rangkaian Percobaan 1 J-K flip flop dan D flip flop

4. Prinsip Kerja [kembali]

Pada percobaan diatas terdapat gabungan 2 flip flop yaitu J-K flip flop dan D flip flop dengan inputan yang berasal dari switch SPDT yang berindikasi logika 1 jika terhubung pada sumber tegangan dan berlogika 0 jika terhubung ke ground. Untuk keluaran digunakan logic probe.

Rangkaian JK flip flop

Dimana pada rangkaian ini input B0 sebagai Reset, B1 sebagai Set B2 dihubungkan ke Clock dan kaki JK dihubungkan langsung ke sumber tegangan. Untuk rangkaian JK flip flop ini kita lihat terlebih dahulu prinsip kerja rangkaian ini dalam kondisi Set atau Reset. Kemudian dapat dilihat bahwa kaki Set dan Reset ini memiliki prinsip kerja aktif rendah. Sehingga nilai keluaran Q dan Q' akan dipengaruhi oleh B0 dan B1 terlebih dahulu.

Karena inputan B0=1 dan B1=1 artinya Set ataupun Reset berada pada kondisi tidak aktif dan tidak mempengaruhi keluaran Q dan Q'. Kemudian, lihat pada input B2=0 (J), maka nilai itu yang akan menentukan keluaran output dari Q=0. Input B4=1, karena nilai Q dan Q’ selalu belawanan, maka nilai Q’ menjadi 1. Namun, ketika B2=1 dan B4=1, maka yang akan mempengaruhi nilai keluaran selanjutnya adalah sinyal clock. Pada rangkaian ini clock aktif rendah, maka nilai Q dan Q’ akan berubah-ubah (toogle). Jika input B2=1 dan B4= 0, maka keluaran dari Q=1 dan Q’=0. Pernyataan tersebut sesuai dengan tabel kebenaran ini :

Rangkaian D flip flop

Rangkaian D flip flop bekerja berdasarkan Trigger Tepi dan menyimpan data sesuai dengan sinyal inputnya. Pada rangkaian D flip flop terdapat switch SPDT dengan inputan B5=don’t care yang terhubung ke kaki D, B6=don’t care yang terhubung ke clock sebagai pemicu triggernya. Input D merupakan input data yang digunakan untuk mengatur keadaan output dari flip flop. Jika input D berubah, maka keadaan output akan mengikuti nilai dari input D tersebut. Input clock (CLK) digunakan untuk mengatur kapan data pada input D akan dikomputasi dan disimpan dalam flip flop. Perubahan pada input D hanya akan memengaruhi output flip flop saat terjadi naik (rise) atau turun (fall) pada sinyal clock. Pada sinyal clock naik atau turun, data pada input D akan disimpan dan diperbarui dalam flip flop. Dalam rangkaian ini clock dengan prinsip aktif tinggi. Dengan demikian, inputan B5 (D)=1, dan B6(clock)=1 dengan ketentuan clock bekerja dengan prinsip aktif tinggi, maka keluarannya adalah Q=1 dan Q’=0.

Jadi, ketika B5 = 1 dan clock memberikan trigger kepada sistem, maka output dari Q = 1 dan Q’ = 0. Hal ini berlaku sebaliknya, ketika B5 = 0 dan clock memberikan trigger kepada sistem, maka output dari Q = 0 dan Q’ = 1. Hal ini sesuai dengan tabel kebenaran berikut: